Senior Design Verification Engineer (VLSI)

• 設計ブロックおよびチップ全体の検証計画の策定。
• SystemVerilog/UVMを用いた検証環境の開発（driver、monitor、scoreboard、sequence）。
• 制約付きランダムスティミュラス、プロパティアサーション、および機能カバレッジポイントの記述。
• リグレッションテストの実行、エラー分析、および課題を閉じるまでの設計チームとの連携対応。
• コードカバレッジおよび機能カバレッジのクローズ進捗の追跡と報告。
• システムレベルのテスト検証に参加し、必要に応じてハードウェアエミュレーションチームをサポートすること。
• 検証インフラを改善し、リグレッション フローを自動化する。

• SystemVerilog および UVM を用いたデジタル設計検証の実務経験 4 年以上。
• 制約付きランダム検証技法とカバレッジ測定の強固なコマンド。
• いずれか1つ以上のシミュレータ（Synopsys VCS、Siemens Questa、Cadence Xcelium）に関する熟練したスキル。
• 一般的なプロトコルの理解：AMBA AXI/AHB/APB、I2C、SPI、PCIe または同等のもの。
• リグレッションテストの自動化および結果処理のための Python または Perl スクリプトの作成。
• 分析、デバッグ、および緻密なドキュメント作成のスキル。
• 英語の読み書きが良好である。

デジタル設計検証

• 収入: 45 – 90 million VND/month、能力および面接結果に基づき応相談。
• 提示する給与は 手取り — 企業が社会保険、健康保険、失業保険、および個人所得税を負担するため、合意した総報酬をすべて受け取ります。
• 年2回の給与審査、四半期ごとのパフォーマンス賞与および 13カ月目給与。
• 祝日、テト休暇、誕生日および勤続に関するボーナス、ならびにプロジェクト完結時の特別ボーナス。
• 試用期間から実給与に対する完全な保険掛金。
• 正社員向けの拡大健康保険; 年 1 回の健康診断。
• 年間12日の有給休暇に加え、勤続1年ごとに1日追加。祝日は法律の規定に従います。
• 当社は各職位のキャリアパスに沿った国際資格認定の研修および試験費用を負担しています（AWS、Microsoft Azure、Google Cloud、CCNA / CCNP、CISSP、CEH、PMP、Scrum…）。
• 業務に応じた作業機器を提供し、加えて自習と実験のための内部 Cloud インフラストラクチャアカウントを提供します。
• 明確に公開されたコンピテンシーフレームワークとキャリアパス、6か月ごとにレビュー。
• 日本、韓国、シンガポール、オーストラリア、米国およびドバイの顧客および企業グループオフィスと共にプロジェクトに参加する機会。
• チームビルディングアクティビティ、年次社員旅行およびスポーツクラブ; オフィスはグレードA物件に立地しています。

月曜日～金曜日：08:30～17:30、昼休み 12:00～13:30、オフィス勤務。
土曜日: 08:30 – 12:00、在宅勤務 — オフィス勤務の必要なし。
日曜日および規定の祝日：休み。
在宅勤務ポリシー：30日ごとに最大 10 営業日の在宅勤務（土曜日を含む）、直属マネージャーに事前登録してください。
計画外の残業はありません。システム勤務の職務は別途シフトスケジュールに従い、シフト手当と代休があります。

応募時に国内3つのオフィスのいずれかを選択してください。ホーチミン市、ハノイ、またはダナン。
企業グループはまた、東京、大阪、福岡（日本）、ソウル（韓国）、シドニー（オーストラリア）、カリフォルニア（米国）、シンガポールおよびドバイにオフィスを有しており、従業員はオンサイトで作業するまたはプロジェクトによってローテーションする機会があります。
各オフィスの詳細住所はウェブサイトフッターに公開されています。

• 「今すぐ応募」をクリックしてシステムに直接 CV を提出してください（PDF または Word 形式、5 MB 未満）。
• 選択 勤務希望のオフィス 応募フォーム上で直接確認可能 — 各職種には現在募集中のオフィスのみが表示されます。
• CV には、ご応募いただく職位と希望する手取り額を明記してください。
• 選考プロセス：5 営業日以内の書類選考→技術面接→採用責任者との面接→内定通知書。
• 応募書類は機密として扱われ、HiTechCloudの採用目的でのみ使用されます。